U oblasti telekomunikacija važnu ulogu imaju telekomunikacioni uređaji, odnosno telekomunikacioni hardver. Osobine poput fleksibilnosti, jednostavnosti modifikacije postojećih funkcionalnosti i dodavanja novih funkcionalnosti telekomunikacionim uređajima imaju ogroman značaj i moraju se uzeti u obzir prilikom projektovanja uređaja. Navedene osobine su prirodne za softverska rešenja i softverske aspekte uređaja, ali je važno i da hardver ima takve osobine. Iz tog razloga se prave modularna rešenja, gde se obezbeđuje jednostavna zamena modula u uređaju novim modulom koji obezbeđuje naprednije funkcionalnosti ili drugi skup funkcionalnosti. Međutim, i pored toga, poželjno je da same komponente unutar hardverskog uređaja budu fleksibilne, pa je sve popularnija upotreba programabilnih čipova u hardverskim uređajima. Programabilni čipovi imaju mogućnost reprogramiranja svoje funkcionalnosti čime se obezbeđuje visok stepen fleksibilnosti uređaja, ali i održavanja i ažuriranja uređaja čime se postiže ekonomičnije održavanje mreže koja koristi telekomunikacione uređaje.

Ovaj udžbenik je namenjen predmetu Programiranje komunikacionog hardvera koji se predaje na Elektrotehničkom fakultetu Univerziteta u Beogradu. Cilj udžbenika je da upozna čitaoce sa HDL (Hardware Description Language) programskim jezicima koji se koriste za opisivanje hardverskog dizajna. U udžbeniku su objašnjena dva najpopularnija HDL jezika: VHDL i Verilog programski jezici. Svrha udžbenika je da uvede čitaoce u oblast HDL programiranja i omogući im da steknu osnovno znanje iz navedena dva HDL jezika.

U okviru prvog poglavlja su izloženi osnovni pojmovi digitalne elektronike neophodni za praćenje nastavka udžbenika. Objašnjeni su pojmovi kombinacionih i sekvencijalnih kola, a takođe su opisane osnovna kombinaciona i sekvencijalna kola poput: multipleksera, demultipleksera, kodera, dekodera, flip-flopova, registara, brojača i dr.

U drugom poglavlju je dat istorijat razvoja programabilnih čipova, pri čemu je posebna pažnja posvećena FPGA (Field-Programmable Gate Array) čipovima koji se danas koriste. Dat je kratak pregled tehnika koje se koriste za konfigurisanje programabilnih čipova, a isto tako su u kratkim crtama objašnjeni ASIC (Application Specific Integrated Circuit) čipovi jer se često FPGA čipovi koriste prilikom razvoja dizajna da bi se finalna verzija napravila u vidu ASIC čipa. Drugi razlog je često međusobno poređenje rešenja kreiranih u ASIC i FPGA čipovima u naučnoj literaturi.

U trećem poglavlju je izložen VHDL programski jezik. Prvo je dat pregled istorijata razvoja VHDL jezika, a potom je objašnjena struktura VHDL dizajna. Potom su objašnjene osnovne strukture, atributi i operatori koji se koriste u okviru VHDL jezika. Zatim je objašnjena razlika između konkurentnog i sekvencijalnog koda u VHDL jeziku. Konstrukcije koje mogu da se koriste u konkurentnom i sekvencijalnom kodu su detaljno objašnjene uz odgovarajuće ilustrativne primere. Na kraju je izložena upotreba komponenti za kreiranje višehijerhijskog dizajna, kao i upotreba paketa.

U četvrtom poglavlju je izložen Verilog programski jezik. Na početku poglavlja je izložen istorijat razvoja Verilog jezika, kao i osnovne napomene koje važe za Verilog. Potom je objašnjena struktura Verilog dizajna. I u Verilog jeziku postoji konkurentni i sekvencijalni kod, koji se označavaju terminima strukturni opis i opis ponašanja. Oba tipa koda su detaljno objašnjena, kao i konstrukcije koje se u njima koriste. Potom je objašnjena upotreba komponenti za kreiranje višehijerhijskog dizajna. Na kraju je objašnjena upotreba direktiva, kao i upotreba konstrukcije za generisanje više replika istog koda ili komponenti.

U petom poglavlju je izložena simulacija dizajna. Simulacija dizajna je neophodna u procesu verifikacije ispravnog rada dizajna. Izloženo je objašnjenje osnovnih principa postupka simulacije. Pokazani su načini učitavanja signala iz tekstualnog fajla koji predstavljaju signale koji stimulišu simulirani dizajn, a isto tako su pokazani i načini ispisa rezultata simulacije u tekstualni fajl. U poglavlju je dato više primera radi lakšeg razumevanja prikazanih tehnika.

U šestom poglavlju je objašnjeno ISE (Integrated Synthesis Environment) razvojno okruženje kompanije Xilinx, vodećeg proizvođača programabilnih čipova. Kroz jedan projekat primer je ilustrovano i objašnjeno kreiranje projekta, kreiranje i dodavanje izvorišnih fajlova, kao i proces kompajliranja projekta. Izloženi su i brojni alati na raspolaganju u ISE razvojnom okruženju, poput internog logičkog analizatora. Šesto poglavlje bi trebalo da omogući čitaocu da stekne dobar uvid u mogućnosti ISE razvojnog okruženja i da lako započne razvoj dizajna u ISE okruženju.

Predgovor, i
1. Osnovni pojmovi, 1
2. Programabilni čipovi, 17
3. VHDL, 33
4. Verilog, 100,
5. Simulacija dizajna, 123
6. ISE razvojno okruženje, 164
Literatura, 231